Bibliotecas escritas en Verilog

picorv32

PicoRV32: una CPU RISC-V de tamaño optimizado.
  • 2.5k
  • ISC

darkriscv

Núcleo de cpu openouce RISC-V implementado en Verilog desde cero en una noche.
  • 1.7k
  • BSD 3-clause "New" or "Revised"

verilog-ethernet

Componentes Verilog Ethernet para implementación de FPGA.
  • 1.6k
  • MIT

corundum

Plataforma y NIC basados ​​en FPGA de código abierto para computación en red.
  • 1.2k
  • GNU General Public License v3.0

hdl

Bibliotecas y proyectos HDL.
  • 1.2k
  • GNU General Public License v3.0

zipcpu

Un núcleo blando de CPU RISC pequeño y liviano.
  • 1.1k

serv

SERV - La CPU RISC-V SERIAL.
  • 1.1k
  • ISC

verilog-axi

Componentes Verilog AXI para implementación de FPGA.
  • 992
  • MIT

oh

Biblioteca Verilog para diseñadores de ASIC y FPGA (por aolofsson).
  • 971
  • MIT

OpenROAD

Aplicación unificada de OpenROAD que implementa un flujo de RTL a GDS. Documentación en https://openroad.readthedocs.io/en/latest/.
  • 910
  • BSD 3-clause "New" or "Revised"

openc910

OpenXuantie - Núcleo OpenC910.
  • 844
  • Apache License 2.0

uhd

El depósito de controladores de hardware de USRP™.
  • 821
  • GNU General Public License v3.0

riscv

Núcleo de CPU RISC-V (RV32IM) (por ultraembedded).
  • 813
  • BSD 3-clause "New" or "Revised"

vortex

  • 802
  • BSD 3-clause "New" or "Revised"

verilog-pcie

Componentes Verilog PCI express.
  • 713
  • MIT

open-fpga-verilog-tutorial

Aprenda a diseñar sistemas digitales y sintetizarlos en un FPGA usando solo herramientas de código abierto.
  • 679
  • GNU General Public License v3.0 only

apio

:seedling: ecosistema de código abierto para placas FPGA abiertas.
  • 650
  • GNU General Public License v3.0 only

OpenFPGA

Un generador IP FPGA de código abierto (por lnis-uofu).
  • 607
  • MIT

biriscv

CPU RISC-V superescalar de 32 bits.
  • 598
  • Apache License 2.0

microwatt

Un diminuto softcore Open POWER ISA escrito en VHDL 2008.
  • 564
  • GNU General Public License v3.0

USB_C_Industrial_Camera_FPGA_USB3

Archivos de fuente y documentación para el proyecto de cámara industrial USB C. Este repositorio contiene placas PCB, FPGA, cámara y USB junto con el firmware de FPGA y la fuente de firmware del controlador USB.
  • 553

riscv_vhdl

Implementación portátil RISC-V System-on-Chip: RTL, depurador y simuladores.
  • 519
  • Apache License 2.0

riscv-formal

Marco de Verificación Formal RISC-V.
  • 489
  • ISC

OpenTimer

Una herramienta de análisis de tiempo de alto rendimiento para sistemas VLSI.
  • 437
  • GNU General Public License v3.0

vroom

¡Sala virtual! CPU RISC-V (por MoonbaseOtago).
  • 403
  • GNU General Public License v3.0 only

CFU-Playground

¿Quieres un procesador ML más rápido? ¡Hazlo tu mismo! -- Un marco para jugar con códigos de operación personalizados para acelerar TensorFlow Lite para microcontroladores (TFLM)...... Tutorial en línea: https://google.github.io/CFU-Playground/ Para obtener documentos de referencia, consulte el siguiente enlace.
  • 393
  • Apache License 2.0

litepcie

Huella pequeña y núcleo PCIe configurable.
  • 385
  • GNU General Public License v3.0

basejump_stl

BaseJump STL: una biblioteca de plantillas estándar para SystemVerilog.
  • 369
  • GNU General Public License v3.0

wb2axip

Puentes de autobuses y otras cachivaches.
  • 368

convolution_network_on_FPGA

Aceleración CNN en virtex-7 FPGA con verilog HDL.
  • 345