Bibliotecas escritas en Verilog
darkriscv
Núcleo de cpu openouce RISC-V implementado en Verilog desde cero en una noche.
- 1.7k
- BSD 3-clause "New" or "Revised"
corundum
Plataforma y NIC basados en FPGA de código abierto para computación en red.
- 1.2k
- GNU General Public License v3.0
OpenROAD
Aplicación unificada de OpenROAD que implementa un flujo de RTL a GDS. Documentación en https://openroad.readthedocs.io/en/latest/.
- 910
- BSD 3-clause "New" or "Revised"
open-fpga-verilog-tutorial
Aprenda a diseñar sistemas digitales y sintetizarlos en un FPGA usando solo herramientas de código abierto.
- 679
- GNU General Public License v3.0 only
apio
:seedling: ecosistema de código abierto para placas FPGA abiertas.
- 650
- GNU General Public License v3.0 only
microwatt
Un diminuto softcore Open POWER ISA escrito en VHDL 2008.
- 564
- GNU General Public License v3.0
USB_C_Industrial_Camera_FPGA_USB3
Archivos de fuente y documentación para el proyecto de cámara industrial USB C. Este repositorio contiene placas PCB, FPGA, cámara y USB junto con el firmware de FPGA y la fuente de firmware del controlador USB.
- 553
riscv_vhdl
Implementación portátil RISC-V System-on-Chip: RTL, depurador y simuladores.
- 519
- Apache License 2.0
OpenTimer
Una herramienta de análisis de tiempo de alto rendimiento para sistemas VLSI.
- 437
- GNU General Public License v3.0
CFU-Playground
¿Quieres un procesador ML más rápido? ¡Hazlo tu mismo! -- Un marco para jugar con códigos de operación personalizados para acelerar TensorFlow Lite para microcontroladores (TFLM)...... Tutorial en línea: https://google.github.io/CFU-Playground/ Para obtener documentos de referencia, consulte el siguiente enlace.
- 393
- Apache License 2.0
basejump_stl
BaseJump STL: una biblioteca de plantillas estándar para SystemVerilog.
- 369
- GNU General Public License v3.0