Bibliotecas escritas en Verilog

xfcp

Plataforma de control FPGA extensible.
  • 44
  • MIT

zbasic

Un sistema ZipCPU básico y básico diseñado tanto para pruebas como para una rápida integración en nuevos sistemas.
  • 38

interpolation

Técnicas de Interpolación Digital Aplicadas al Procesado Digital de Señales.
  • 37

Verilog_Calculator_Matrix_Multiplication

Este es un proyecto simple que muestra cómo multiplicar dos matrices de 3x3 en Verilog.
  • 37
  • Mozilla Public License 2.0

NTHU-ICLAB

清華大學 | 積體電路設計實驗 (IC LAB) | 110上.
  • 34

MiSTery

Núcleo Atari ST/STe para FPGA.
  • 30

demo-projects

Proyectos de demostración para varias placas Kintex FPGA (por openXC7).
  • 30
  • BSD 3-clause "New" or "Revised"

Arcade-TMNT_MiSTer

Teenage Mutant Ninja Turtles de Konami para la plataforma MiSTer FPGA.
  • 29
  • GNU General Public License v3.0 only

MiSTerFPGA_YC_Encoder

Todo el trabajo relacionado con el codificador YC / NTSC y PAL para MiSTerFPGA.
  • 29
  • MIT

fftdemo

Una demostración que muestra cómo se pueden componer varios componentes para construir un espectrograma simulado.
  • 28

neorv32-verilog

♻️ Convierta el procesador NEORV32 en un módulo de lista de conexiones de Verilog simple sintetizable usando GHDL..
  • 28
  • BSD 3-clause "New" or "Revised"

a2o

El núcleo A2O fue una continuación de A2I, escrito en Verilog y admitió un número de subprocesos más bajo que A2I, pero un mayor rendimiento por subproceso, utilizando ejecución fuera de orden (cambio de nombre de registro, estaciones de reserva, búfer de finalización) y un almacenamiento cola. Ahora se está actualizando para su cumplimiento e integración en proyectos abiertos. (por OpenPOWERFoundation).
  • 27
  • GNU General Public License v3.0

FPGA_RealTime_and_Static_Sobel_Edge_Detection

Implementación canalizada de detección de bordes de Sobel en la cámara OV7670 y en imágenes fijas.
  • 27
  • MIT

dbgbus

Una colección de buses de depuración desarrollada y presentada en zipcpu.com.
  • 27

jt89

sn76489 un núcleo Verilog compatible, con énfasis en la implementación de FPGA y compatibilidad con Megadrive/Master System.
  • 26
  • GNU General Public License v3.0 only

gateware

Submódulos IP, formateados para facilitar la integración de CI.
  • 24
  • GNU General Public License v3.0

boxlambda

Sandbox de microcomputadora basado en FPGA para software y experimentación RTL.
  • 24
  • MIT

psram-tang-nano-9k

Un controlador PSRAM/HyperRAM de código abierto para Sipeed Tang Nano 9K / Gowin GW1NR-LV9QN88PC6/15 FPGA.
  • 24
  • Apache License 2.0

CPLD-Guide

Guía de dispositivos lógicos programables complejos (CPLD).
  • 21

FPGA_OV7670_Camera_Interface

Transmisión en tiempo real de la cámara OV7670 a través de VGA con una resolución de 640x480 a 30 fps.
  • 21
  • MIT

Rosebud

Marco para el desarrollo de Middlebox acelerado por FPGA.
  • 20
  • MIT

color3

Información sobre la placa eeColor Color3 HDMI FPGA.
  • 19
  • MIT

RISC-V

Diseño de implementación del Core RV32I en Verilog HDL con extensión Zicsr.
  • 19
  • MIT

ice40_power

Análisis de potencia de los dispositivos ICE40UP5K-SG48.
  • 18
  • MIT

arrowzip

Una demostración basada en ZipCPU de la placa FPGA MAX1000.
  • 17

icozip

Un puerto de demostración ZipCPU para el icoboard.
  • 16

caravel_fulgor_opamp

OpAmp de uso general del chip de prueba usando Skywater SKY130 PDK.
  • 15
  • Apache License 2.0

FusionConverter

Archivos de diseño para el convertidor NeoGeo MVS a AES de hardware abierto.
  • 15
  • GNU General Public License v3.0 only

dyract

Repositorio de código abierto DyRACT.
  • 14

cia-verilog

Implementación de 8250 Complex Interface Adapter (CIA) en Verilog.
  • 14