Bibliotecas escritas en Verilog

ice-chips-verilog

IceChips es una biblioteca de todos los dispositivos lógicos discretos comunes en Verilog.
  • 105
  • GNU General Public License v3.0 only

Haasoscope

Documentos, diseño, firmware y software para Haasoscope.
  • 104
  • MIT

cpus-caddr

Máquina lisp MIT CADR basada en FPGA, reescrita en verilog moderno, arranca y funciona.
  • 99

riscv-ocelot

Ocelot: la máquina fuera de servicio de Berkeley con soporte V-EXT.
  • 98
  • BSD 3-clause "New" or "Revised"

colorlight-led-cube

Cubo LED de 64x64 basado en la placa controladora LED Colorlight 5a-75B.
  • 89
  • GNU General Public License v3.0 only

Gameboy_MiSTer

Gameboy para MiSTer.
  • 89

sdspi

Controlador de tarjeta SD, utilizando una interfaz SPI que (opcionalmente) se comparte.
  • 88

OpenSERDES

Arquitectura sintetizable digitalmente para SerDes utilizando la tecnología Skywater Open PDK de 130 nm.
  • 87
  • GNU General Public License v3.0 only

riscv

Implementación Verilog de un núcleo RISC-V (por ataradov).
  • 82
  • BSD 3-clause "New" or "Revised"

rt

Un trazador de rayos en tiempo real de hardware completo (por tomverbeure).
  • 76

freepdk-45nm

Kit de diseño ASIC para FreePDK45 + Nangate para usar con mflowgen.
  • 76

dpll

Una colección de proyectos relacionados con Phase Locked Loop (PLL).
  • 76

xenowing

"¿Qué viene después? ¿Super Mario 128? En realidad, eso es lo que quiero hacer".
  • 75
  • Apache License 2.0

basic-ecp5-pcb

Diseño de referencia para Lattice ECP5 FPGA. Con interfaz Raspberry Pi y 6 PMOD.
  • 73
  • Creative Commons Zero v1.0 Universal

wbscope

Un osciloscopio controlado por espoleta para FPGA.
  • 65

panologic

Información de ingeniería inversa de PanoLogic Zero Client G1.
  • 64

Hazard3

Procesador RV32IMACZb* de 3 etapas con depuración.
  • 60
  • Apache License 2.0

verilog-65C02-microcode

Microprocesador 65C02 en verilog, tamaño pequeño, número de ciclos reducido, interfaz asíncrona.
  • 58

MegaCD_MiSTer

Mega CD para MiSTer.
  • 57
  • GNU General Public License v3.0 only

airisc_core_complex

Núcleo de procesador Fraunhofer IMS. RISC-V ISA (RV32IM) con periféricos adicionales para aplicaciones de IA integradas y sensores inteligentes.
  • 57
  • GNU General Public License v3.0

qspiflash

Un conjunto de controladores de flash SPI controlados por Wishbone.
  • 56

wokwi-verilog-gds-test

  • 55
  • Apache License 2.0

Bluster

Reemplazo de CPLD para A2000 Buster.
  • 55
  • GNU General Public License v3.0

opencpi

Infraestructura de portabilidad de componentes abiertos.
  • 54
  • GNU General Public License v3.0

riscv-formal

Marco de Verificación Formal RISC-V (por YosysHQ).
  • 54
  • ISC

spam-1

Implementación de hardware de CPU de 8 bits Home Brew que incluye una simulación Verilog, un ensamblador, un compilador "C" y este repositorio también contiene mi investigación y aprendizaje. Véase también el proyecto Hackaday. IO. https://hackaday.io/project/166922-spam-1-8-bit-cpu.
  • 51
  • Mozilla Public License 2.0

FPGA_Book_Experiments

Mis proyectos completados del libro "FPGA Prototyping by Verilog Examples" de Pong P. Chu.
  • 48
  • MIT

Examples

  • 45
  • MIT

clockport_pi_interface

Puerto de reloj Amiga a interfaz Raspberry Pi.
  • 45
  • GNU General Public License v3.0 only

zerosoc

SoC de demostración para SiliconCompiler..
  • 44