Bibliotecas escritas en VHDL

pyxhdl

Interfaz Python para VHDL y Verilog.
  • 7
  • GNU General Public License v3.0

SoC

Github Repo para curso de FPGA integrado por Vincent Claes.
  • 7

rggen-sample

  • 7
  • MIT

REX_Classic

REX para TRS-80 Modelo 100, 102, 200.
  • 7

fiate

Equipo de prueba automático de inyección de fallas.
  • 6
  • Apache License 2.0

upduino-projects

Varios proyectos VHDL en los que he trabajado para Upduino v2.0 y v3.0.
  • 6
  • GNU General Public License v3.0 only

BYU_PYNQ_PR_Video_Pipeline_Hardware

BYU Pynq PR Video Pipeline Hardware.
  • 6

cyc1000-rsu

El proyecto de actualización del sistema remoto FPGA CYC1000.
  • 6
  • MIT

WARP_Core

Núcleo de procesador Wilson AXI RISCV.
  • 6

hVHDL_fpga_interconnect

bus de interconexión escrito en VHDL para acceder a datos en módulos FPGA.
  • 5
  • MIT

video_processing

Procesamiento de video en tiempo real en FPGA.
  • 4

hVHDL_gigabit_ethernet

Biblioteca VHDL para ethernet gigabit mínimo sintetizable con interfaz RGMII, ethernet mínimo, analizadores de encabezado ip y udp.
  • 4
  • MIT

minitel2.0

Construcción de una unidad informática moderna a partir de un minitel antiguo para aplicaciones domóticas.
  • 4
  • GNU General Public License v3.0 only

rggen-vhdl-rtl

  • 4
  • MIT

vc_axi

  • 3

TectOH

Sandbox de hardware abierto de Tectonics.
  • 2
  • GNU Lesser General Public License v3.0 only

Xilinx-DPUV3.0-Vivado-Proj

Integración de la unidad de procesamiento de aprendizaje profundo (DPU IP) con la unidad de procesamiento de aplicaciones (APU) usando (Zynq-7000 PS) en Xilinx Vivado Design Suite.
  • 2

es4

Código para Tufts ES4 Introducción a la electrónica digital.
  • 2
  • MIT

Arcade-MCR3_MiSTer

Arcade: Juegos basados ​​en Midway MCR3.
  • 2

Smallpond

Nueva arquitectura RISC creada en CSE 490.
  • 2
  • MIT

BBC_DemiSTify

Micro de la BBC desmitificado.
  • 0

sin_lut

Tabla de búsqueda de seno simple y parametrizada.
  • 0

VHDL_real_time_simulation

Proyecto simple para una publicación de blog con modelos sintetizables de convertidores reductores.
  • 0
  • MIT

TDP-11

  • 0

hlsVHDL_floating_point

  • 0
  • MIT

MultiCPU_Microprocessor

Este fue el proyecto final de CS-401 Computer Architecture. El microprocesador fue construido usando VHDL en Xilinx Vivado. Mi grupo decidió construir algo parecido a una GPU que pudiera hacer muchos cálculos simples simultáneamente.
  • 0

EdgeDetectionAccelerator

Acelerador de detección de bordes de imagen basado en FPGA.
  • 0
  • MIT

MaquinaDeVendas

Proyecto presentado para obtener nota parcial en la disciplina de Circuítos Digitais, da Universidade Tecnológica Federal do Paraná, campus Apucarana..
  • 0