Bibliotecas escritas en VHDL

spi-fpga

Maestro SPI y esclavo SPI para FPGA escritos en VHDL.
  • 132
  • MIT

ethernet_mac

Tri-modo (10/100/1000) full-duplex FPGA ethernet MAC en VHDL.
  • 126
  • GNU General Public License v3.0

w11

Núcleo de CPU PDP-11/70 y SoC.
  • 111
  • GNU General Public License v3.0 only

Rudi-RV32I

Una CPU RISCV rudimentaria que admite instrucciones RV32I, en VHDL.
  • 98
  • MIT

sdram-fpga

Un núcleo FPGA para un controlador SDRAM simple.
  • 96
  • MIT

deniser

Reemplazo del chip Amiga Denise.
  • 82

dvb_fpga

Implementación RTL de componentes para DVB-S2.
  • 79
  • GNU General Public License v3.0

fpga_puf

:key: módulo de hardware de función física no clonable (PUF) independiente de la tecnología para cualquier FPGA.
  • 79
  • BSD 3-clause "New" or "Revised"

PipelineC-Graphics

Demostraciones de gráficos.
  • 77

AXI4

Componentes de verificación AXI4 Full, Lite y AxiStream. Componentes de verificación de memoria, respondedor y maestro de interfaz AXI4. Componentes de verificación del transmisor y receptor AxiStream.
  • 77
  • GNU General Public License v3.0

neoTRNG

🎲 Un generador de números aleatorios verdaderos, pequeño e independiente de la plataforma para cualquier FPGA.
  • 75
  • BSD 3-clause "New" or "Revised"

fpga-fft

Un núcleo FFT de transmisión altamente optimizado basado en el algoritmo FFT grande de 4 pasos de Bailey.
  • 71
  • GNU General Public License v3.0

uart-for-fpga

Controlador UART simple para FPGA escrito en VHDL.
  • 69
  • MIT

CoPro6502

Implementaciones FPGA de BBC Micro Co Processors (65C02, Z80, 6809, 68000, x86, ARM2, PDP-11, 32016).
  • 68
  • GNU General Public License v3.0 only

R3DUX

  • 58
  • GNU General Public License v3.0 only

mc1

Una computadora (FPGA SoC) basada en la CPU MRISC32-A1.
  • 48
  • zlib

NN_RGB_FPGA

FPGA Diseño de una Red Neuronal para Detección de Color.
  • 44
  • MIT

catapult-v3-smartnic-re

Documentación de las placas FPGA SmartNIC Catapult v3 (Dragontails Peak y Longs Peak).
  • 40

neoapple2

Puerto de Apple2fpga de Stephen A. Edwards a PYNQ-Z1 (Xilinx Zynq FPGA), para emular un Apple II+.
  • 40

Apple-II_MiSTer

Apple II+ para MiSTer.
  • 40

neorv32-setups

📁 Proyectos NEORV32 y configuraciones ejemplares para varias FPGA, placas y cadenas de herramientas (de código abierto).
  • 37
  • BSD 3-clause "New" or "Revised"

fpu

Biblioteca de punto flotante IEEE 754 en system-verilog y vhdl (por taneroksuz).
  • 34
  • Apache License 2.0

vhdl-tutorial

  • 34
  • GNU General Public License v3.0 only

ZPUFlex

Una variante altamente configurable y compacta del núcleo del procesador ZPU.
  • 32

bonfire-cpu

Implementación de RISC-V (RV32IM) optimizado para FPGA.
  • 31
  • GNU General Public License v3.0

C128_MiSTer

[Movido a: https://github.com/MiSTer-devel/C128_MiSTer] (por eriks5).
  • 30

a2i

El núcleo A2I se utilizó como procesador de propósito general para BlueGene/Q, el sucesor de las supercomputadoras BlueGene/L y BlueGene/P (por OpenPOWERFoundation).
  • 25
  • GNU General Public License v3.0

FPGA-Vision

Aprenda sobre el procesamiento de imágenes con un FPGA. Las conferencias en video explican el algoritmo y la implementación de la detección de carril para la conducción automotriz. El hardware real está disponible como laboratorio remoto.
  • 25
  • GNU General Public License v3.0

fpga_torture

🔥 Prueba de estrés FPGA independiente de la tecnología: máxima utilización lógica y alto consumo dinámico de energía.
  • 25
  • BSD 3-clause "New" or "Revised"

Compliance-Tests

Pruebas para evaluar el soporte de las características de VHDL 2008 y VHDL 2019.
  • 24
  • Apache License 2.0