Bibliotecas escritas en SystemVerilog
cva6
El CORE-V CVA6 es una CPU RISC-V de 6 etapas de clase de aplicación capaz de arrancar Linux.
- 1.8k
- GNU General Public License v3.0
ibex
Ibex es un pequeño núcleo de CPU RISC-V de 32 bits, anteriormente conocido como zero-riscy.
- 1.0k
- Apache License 2.0
cv32e40p
CV32E40P es una CPU RISC-V RV32IMFCXpulp de 4 etapas en orden basada en RI5CY de PULP-Platform.
- 739
- GNU General Public License v3.0
axi
Módulos IP sintetizables AXI SystemVerilog e infraestructura de verificación para comunicación en chip de alto rendimiento.
- 737
- GNU General Public License v3.0
scr1
SCR1 es un núcleo MCU RISC-V de código abierto de alta calidad en Verilog.
- 672
- GNU General Public License v3.0
lowrisc-chip
El repositorio raíz para el proyecto lowRISC y demostraciones de FPGA.
- 554
- GNU General Public License v3.0
pcileech-fpga
Módulos FPGA utilizados junto con el software de ataque PCILeech Direct Memory Access (DMA).
- 426
projf-explore
Project F da vida a los FPGA con emocionantes diseños de código abierto en los que puede construir.
- 423
- MIT
black-parrot
Un multinúcleo RISC-V compatible con Linux para y por el mundo.
- 423
- BSD 3-clause "New" or "Revised"
pulpissimo
Este es el proyecto de nivel superior para la Plataforma PULPissimo. Instancia un sistema de código abierto PULPissimo con un dominio SoC PULP, pero sin clúster.
- 305
- GNU General Public License v3.0
cvfpu
Unidad paramétrica de punto flotante con soporte para formatos y operaciones RISC-V estándar, así como formatos de transprecisión.
- 288
- Apache License 2.0
Coyote
Marco que proporciona abstracciones del sistema operativo y una variedad de redes compartidas (RDMA, TCP/IP) y servicios de memoria para plataformas heterogéneas modernas comunes. (por fpgasystems).
- 124
- MIT
eurorack-pmod
Hardware y gateware para iniciarse en la síntesis de audio basada en FPGA con herramientas de código abierto.
- 113
- GNU General Public License v3.0
ravenoc
RaveNoC es un HDL NoC (Network-On-Chip) configurable adecuado para MPSoC y diferentes aplicaciones MP.
- 95
- MIT
analogue-pocket-utils
Recopilación de IP e información sobre cómo desarrollar para openFPGA y Analogue Pocket.
- 71
- MIT
BrianHG-DDR3-Controller
Controlador DDR3 v1.60, 16 puertos de lectura/escritura, anchos configurables, prioridad, tamaño de ráfaga automática y caché en cada puerto. Controlador de video multiventana VGA/HDMI con capas combinadas alfa. Documentos y TB incluidos.
- 50
